c) La conversion N/A

    Le troisième octet envoyer au circuit PCF8591 est stocké dans le registre de donnée (DAC) (figure.3.5) et converti à sa tension analogique correspondante en utilisant le convertisseur N/A (DAC). Ce convertisseur consiste en un diviseur de tension à base d'une chaîne de résistances reliées à une tension de référence externe avec 256 tampons (buffers) et des commutateurs de sélection. Le Buffer Décodeur (TAP DECODER) commute un de ces tampons à la ligne de sortie (DAC OUT) (voir figure 3.8). 

 

 

 

 

    La tension de sortie analogique est bloquée par un amplificateur de mis à zéro automatique de l'unité de gain. Cet amplificateur bloqueur doit être activé en plaçant un "1" logique à l'attribue de la sortie analogique dans le registre de commande sur le bit [C6] (voir figure.3.7).

    Dans l'état actif la tension de sortie est maintenue jusqu'à ce que un autre octet de donnée soit envoyé.

    Ce convertisseur N/A (DAC) est toujours utilisé pour la conversion A/N à approximation successive. Afin de libérer le CNA pour un cycle de conversion A/N, l'amplificateur de gain d'unité est équipé d'un circuit bloqueur suiveur. Ce circuit maintient la tension de sortie tout en exécutant la conversion A/N.

    La tension de sortie est fournie par la tension de sortie analogique AOUT est donnée par la formule montrée à la figure 6 les formes d'ondulation de la conversion N/A sont montrées à la figure 7. 

 

 

 

d) La conversion A/N

    Le convertisseur A/N utilise la technique de conversion d'approximation successive. Le convertisseur N/A et le comparateur à gain élevé sont employés temporairement durant un cycle de la conversion A/N.

    Un cycle de conversion A/N commence toujours après avoir reçu une adresse valide en mode lecture par le circuit intègre PCF8591. 

    Le cycle de conversion A/N est déclenché au rebord de l'impulsion d'horloge du bit d'acquittement et il est exécuté tout en transmettant le résultat de la conversion précédente (voir figure 3.11).

 

 

 

    Une fois qu'un cycle de conversion est déclenché un échantillon de tension d'entrée du canal choisi est stocké dans le circuit (Échantillonneur bloqueur) et est converti en code binaire de 8 bits.

    Les échantillons sélectionnés par des entrées différentielles sont convertis en code de 8 bits a compléments à deux (voir les figues 3.12 et 3.13). Le résultat de la conversion est stocké dans le registre de données du CAN (ADC) et attend la transmission. Si l'auto incrémentation est activée le prochain canal est choisi.

    Le premier octet transmis dans un cycle de lecture contient le code du résultat de la conversion du cycle lu précédemment. Après la condition de la remise en marche le premier octet hexadécimal lu est 80. Le protocole du cycle de lecture du bus I²C est montré dans les figues 9 et 10.

    Le taux de conversion A/N maximum est donné par la vitesse réelle du bus I²C.

 

 

 

 

1. La Tension de référence

    Pour chacune des conversions N/A et A/N une tension de référence externe ou l'alimentation appliquée aux résistances pondérées entre Vref et AGND doit être stable pendant le cycle de conversion. Le pin AGND doit être connecté à la masse analogique.

2. L'oscillateur

    Un oscillateur est nécessaire pour générer le signal d'horloge au cycle de conversion A/N et pour régénérer la remise à zéro automatique des amplificateurs à buffers. On utilisant cet oscillateur la broche EXT doit être reliée à Vss. Si la broche EXT est reliée à Vdd, l'oscillateur de sortie OSC est commuté à un état d’impédance élevé permettant à l'utilisateur d'introduire un signal d'horloge externe à travers OSC.

3. Bus de communication

    Après la condition de départ et la validation de l'adresse du composant envoyée. C'est le bit de lecture/écriture qui défini la direction d'un seul ou plusieurs octets de données a transférées.
Pour le format et la synchronisation de l'état de début (S), la condition d'arrêt (p) et le bit d'acquittement (A) se rapportent aux caractéristiques du bus I²C.
 

 

 

    En mode écriture les données transférées se terminent en envoyant une condition d'arrêt ou une condition de début au prochain transfert de données.